multiply_verilog

所属分类VHDL/FPGA/Verilog
开发工具:Others
文件大小:3KB
下载次数:6
上传日期:2014-03-20 14:59:32
上 传 者杜洵
说明:  几个常用的乘法器的verilog实现,包括普通乘法器,时序乘法器,行波乘法器等等
(Several commonly used multiplier verilog achieve, including ordinary multiplier, multiplier timing, traveling wave multiplier, etc.)

文件列表:[举报垃圾]
常用乘法器设计
..............\basic_base2_mul.v,621,2006-12-05
..............\basic_base2_mul_seq.v,849,2006-12-05
..............\carry_save_mult.v,975,2006-12-05
..............\ripple_carry_mult.v,1018,2006-12-05

近期下载者

相关文件

评论我要评论

收藏者

送体验金的网站